1. 研究目的与意义
随着半导体技术的发展，数字电路已经由中小规模的集成电路向可编程逻辑器件专用集成电路转变。
数字电路的设计手段也发生了变化，由传统的手工方式逐渐转变为以EDA(Electronic Design Automation)工具作为设计平台的方式，使用硬件语言设计FPGA成为一种趋势。
基于FPGA的Golomb编码电路设计与实现是工程实践性课题，主要的目的是将所学习的电路知识、集成电路生将所学习的电路知识、集成电路设计的技能运用到实际的芯片设计中，结合半导体加工厂的制造工艺，完成具有一定专用功能的专用芯片的设计。
2. 课题关键问题和重难点
课题关键问题：（1）熟悉Xilinx FPGA Spartan 3E开发板结构和工作原理（2）掌握Golomb编码电路的功能定义、模块划分和设计（3）使用HDL语言进行描述及仿真和验证（4）掌握通过对电子电路设计调试及仿真，利用相关工具软件绘制出电路原理图难点：此次研究设计中，所运用的FPGA平台也从Quartus II变为ISE软件，全新的软件环境，但ISE可以完成FPGA开发的全部流程，包括设计输入、仿真、综合、布局布线以及在线调试等，功能非常强大。
ISE除了功能完整，使用方便外，有更高的设计性能，因此更适合与此次毕业设计。
Golomb编码是一种无损的数据压缩方法，采用分组编码的方式，实现使用较短的码长编码较小的数字，较长的码长编码较大的数字，提高灵活度，其实现代码是一难点。
3. 国内外研究现状（文献综述）
首先，此次毕业设计采用的是Verilog语言，Verilog-HDL的设计方法利用计算机的强大处理能力，把逻辑验证和具体工艺库匹配、布线及时延计算分成不同的阶段来实现，减轻了设计者的烦琐劳动【1】。
以Verilog-HDL 作为数字电路设计的语言，通常采用自顶向下的设计方法。
Verilog语言不仅定义了语法，而且对每个语言结构都定义了十分清晰的仿真语义，方便验证【2】。
4. 研究方案
整个课题的设计主要采用自顶向下的设计方法和模块化的设计思想，即对整个系统进行模块划分，然后采用Verilog语言进行编码设计。
如图3所示，系统由存储模块，编码模块和输出模块组成。
先从存储模块中获得数据，再由编码模块进行Golomb编码，经由输出模块输出Golomb码，从而完成整个流程。
5. 工作计划
第1周： 查找文献和翻译文献，了解基于FPGA的Golomb编码电路的系统功能、电路模块的系统级和划分第2周： 撰写开题报告 第3周： 电路系统的总体设计和规划 第4周： 各电路模块的设计 第5周： 各电路模块的Verilog代码仿真 第6周： 系统电路仿真与调试 第7周： 系统电路综合 第8周： 系统电路布局布线，运用ISE进行综合和布局布线，利用Spartan 3E开发板进行模拟和验证第9周： 系统电路FPGA板级调试，根据FPGA设计要求和规范完成电路设计和验证第10周：实验数据测试和整理 第11周：规整毕设资料，撰写论文，字数不少于10000汉字，符合规范化格式要求第12周：提交论文 第13周：准备答辩 第14周：毕设结束工作
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
